Diskussion:HDI-Leiterplatte

Herstellung aufwendiger

Dass die Herstellung aufwendiger ist und nicht jeder Hersteller HDI-Leiterplatten sicher produzieren kann trifft sicher zu. Warum aber sollte das HDI-Design am Layoutprogramm scheitern? (nicht signierter Beitrag von 212.184.19.122 (Diskussion) 14:15, 8. Nov. 2007 (CET))

Alte Layout Programme unterstützen z.B. keine Vergrabenen Vias, weil es das "früher" einfach nicht gab. -- MichaelFrey 18:30, 8. Nov. 2007 (CET)

Struktur

Was eine HDI-Leiterplatte nun wirklich ist, und was sie von einer normalen unterscheidet, wird mir beim Lesen nicht klar. Zumindest nicht bis zum Abschnitt "Vorteile". Vielleicht komm ich dazu selber Informationen einzufügen, aber ich kenne mich nicht wirklich aus, seid also gewarnt. --62.206.58.219 14:04, 29. Jan. 2008 (CET)

unterschied nicht klar

Der unterschied zwischen hdi und "normalen" pcbs wird hier nicht klar. Alle genannten dinge bekomme ich auch für "normale" pcbs in meinem fabhouse (nicht signierter Beitrag von 213.61.9.75 (Diskussion) 12:48, 26. Jun. 2015 (CEST))

Warum?

Hallo MichaelFrey, hallo Adrian_Banerter, vielleicht wisst ihr Rat. Ich habe abgesehen vom überzähligen Komma

„Hochfrequenzanwendungen mit Striplines, lassen sich nicht bei den hohen Toleranzen in den Mikrovialagen realisieren. Hierzu ist eine weitere Lage erforderlich. Die Bezugslage der Stripline darf nicht in der 2. Kupferlage (Cu) unterhalb der Stripline liegen.“

als klugsprecherisch empfunden, denn eine Begründung fehlt. Sind die Microvialagen die zweitobersten und zweituntersten? Wieso sollten die ungenau sein? Wo soll eine zusätzliche Lage denn hin? Ist die Bezugslage die Massefläche der Streifenleitung? Wieso darf sie nicht darunter? Wenn schon jemand aus dem Nähkästchen plaudert, dann doch bitte so, dass es anderen etwas nützt. Ich schließe mich auch den obigen Diskussionsbeiträgen an, denn ich weiß ebenso nicht, was diese HDI-Platinen von anderen Mehrlagenplatinen unterscheidet. Ist es die einzige Technologie mit buried vias und microvias? Doch wohl nicht...--Ulf 23:03, 21. Feb. 2020 (CET)

Uff... Ganz Ehrlich: Ich hab keine Ahnung von Striplines. Bei meinem Arbeitgeber setzten wir sehr kurze Edge Coupled Micro Strips ein und dort passt bei uns die Impedanz systematisch nie, weil die Footprints von passiv Komponenten einen zusätzlichen Kondensator zu GND Plane bilden, welche die Impedanz nach unten zieht (Vorausgesetzt, dass nicht jemand einen C-R-C oder C-L-C in das Leitungspaar platziert hat - dann läuft es darauf hinaus, einfach die Leitung schmal zu halten um nicht überall Systematisch zu Tief in der Impedanz zu sein).

Über Striplines kann also nur spekulieren:

Der Grund warum Prepreg von L1 und L2 ungenau ist, liegt u.a. an:

• es ist Prepreg also eine Epoxidgetränkte Glasfasermatte (kein Kern) zwischen L1 und L2
• Das Pregrep (z.B. circa 60um oder z.B. 100um) wird auf die circa. 35um Kupfer Strukturen von L2 gepresst. Wo viel Kupfer auf L2 ist, wird viel Epoxid verdrängt. Wo wenig Kupfer auf L2 ist wird kein Epoxid verdrängt. Drückt man das ganze "Perfekt Flach", nun: Was ist der Resultierende Abstand von L1 und L2? Ich kann es nicht sagen, weil 35um Kupferstrukturen in 60um Glassfassern gedrückt werden.
• (je dicker das Prepreg, desto weniger hat die Kupferstruktur Einfluss auf die Verpressung.)
• Ich vermute, dass der Abstand L2 zu L3 typischerweise dann größer ist als der Abstand von L1 zu L2. Das heißt bei der Impedanzberechnung dominiert der Abstand von L1 zu L2.

Die Aussage

Die Bezugslage der Stripline darf nicht in der 2. Kupferlage (Cu) unterhalb der Stripline liegen.“

verstehe ich ohne Skizze oder Abstandsangaben nicht. Okey: Irgendwann ist die eine Bezugslage dann soweit weg, dass sie vernachlässigbar ist und aus der vermeintlichen Asymetric Stripline (Eine Leitung zwischen zwei Bezuglagen mit unterschiedlichem Abstand) faktisch ein Embedded Microstrip (Leitung mit einer Bezugslage) wird. Aber Irgendwo geht das dann auch in der Toleranz unter. (Man gebe mal die gleichen Parameter in zwei verschiedene Impedanzrechner ein und kriegt verschiedene Resultate. Dann stelle man sich vor, dass Leiterbahnen nicht Rechteckig sind sondern Trapzförmig (solche Effekte "verstecken" solche Kalkulationstools irgendwo oder nehmen Inkorrekterweise Rechteckige Leiterbahnen an). Dann beachte man das Glassfaserkreuzungung ein anderes Epsilon haben als ein Glassfaserstrang. ... und man merkt das man sich zu viele Gedanken macht)

Nächster Punkt zu dem ich was sagen kann:

Ist die Bezugslage die Massefläche der Streifenleitung?

Ja... "typischerweise" "wenn man es sich leisten kann". Du kannst aber auch die VCC Lage HF-Technisch so gut mit GND verkoppeln, dass du VCC als Bezugslage nehmen kannst.

(Idealvorstellung: Kapazität zwischen VCC und GND ist "unendlich" und somit sind VCC und GND HF-Technisch mit 0 Ohm verbunden, also HF-Technisch Identisch)

Bei "cost is not an issue" möchte man die Stripline Idealerweise zwischen zwei GNDs haben. Und ja: das führt zu Lagenaufbauten mit vielen GND Planes.

Sieht man die vielen GND-Planes, kommt jemand dann auf die Idee VCC und GND als HF-Technisch Äquivalent anzusehen und entsprechend GND-Lagen einzusparen. Dann sieht man die wachsenden Lagenabstände (gleiche Enddicke mit weniger Kupfer Lagen ergibt höhere Lagenabstände) und man beginnt die LP-Dicke zu reduzieren (was auch Geld sparen kann weil weniger Epoxid Volumen).

Ich schließe mich auch den obigen Diskussionsbeiträgen an, denn ich weiß ebenso nicht, was diese HDI-Platinen von anderen Mehrlagenplatinen unterscheidet.

geht mir Ehrlich gesagt ein Stückweit auch so. Ich hallte HDI für einen Marketing Begriff, der im Wandel der Zeit und Abhängig vom Lieferanten und Kontext etwas anderes bedeuten kann.

(Also Letztlich gar nichts (verbindliches) bedeuted)

Ich sag einen Lieferanten lieber konkret Min. Leiterbahnbreite, Min. Leiterbahn Abstand, min. uVia Durchmesser, min. Via Durchmesser, ... (teilweise erzeugt die Kombination von drei "Advanced Technologien" eine Situation die der LP Lieferant als "Sondertechnologie" bezeichnet)

Ist es die einzige Technologie mit buried vias und microvias?

Nein, ich bin der Meinung, man könnte Buried und Microvias auch einsetzen, wenn man keine High-Density-Interconnect Anwendung hat.

Ich würde auch Leiterbahnbreite und Abstände von 150/150um oder kleiner als "mindest Voraussetzung" sehen um von HDI zu sprechen. (während andere Unternehmen 100um als Standard sehen und erst darunter von Feinstleitertechnik reden)

Ich kenn einen Lieferanten, der seine mechanisch gebohrten Blindvias als uVia bezeichnet. Mechanisch Geborte Blindvias mit 500um Pads nenne ich definitiv nicht High Density Interconnect.

Ähnliches gilt, wenn jemand uVia und Blindvias nimmt nur um die Stubs der Via Hülse(n) zu vermeiden, aber eigentlich keine Hohe Dicht oder feine Strukturen hat.

Ich kann mir vorstellen, dass es Leistungsplatinen gibt, die Blindvias und Buried Vias einsetzen, um Top- und Bottom Bestückseite unabhängig von einander zu nutzen.

(Normalerweise stören einem die Signaldurchkontaktierungen von der einen Seite bei der Bauteilplatzierung der anderen Seite)

-- MichaelFrey (Diskussion) 13:09, 1. Mär. 2020 (CET)

ich sichte nicht

Diese Änderung ist kaum zu verstehen. Wie auch der ganze Artikel selbst für mich (Elektroniktechnologe und Layouter) schwer verständlich ist. Manche Zusammenhänge kann ich mir zusammenreimen, andere nicht. Und an der Grammatik hapert's auch wieder.--Ulf 23:14, 21. Feb. 2020 (CET)