Floating-Body-Effekt

aus Wikipedia, der freien Enzyklopädie
Zur Navigation springen Zur Suche springen
MOS-FET-Gate mit silicon-on-insulator-(SOI)-Technologie: A) teilweise verarmt, B.) vollständig verarmt).
Legende: 1. Gate-Elektrode, 2. Source, 3. Drain, 4. Isolator, z. B. Siliziumdioxid, 5. Substrat, 6. Body/Bulk

Der Floating-Body-Effekt (FBE) ist in der Halbleiterschaltungstechnik der Effekt der Abhängigkeit des elektrischen Body-Potentials eines mit der Silicon-on-Insulator-Technologie realisierten Transistors von der Geschichte seiner (elektrischen) Vorspannung und den Ladungsträger-Rekombinationsprozessen. Der Body des Transistors bildet einen Kondensator gegen das isolierte Substrat. Die Ladung sammelt sich auf diesem Kondensator an und kann nachteilige Auswirkungen haben, z. B. das Öffnen von parasitären Transistoren in der Struktur und die Entstehung von Leckströmen im Aus-Zustand, was zu einem höheren Stromverbrauch und im Falle von DRAM zum Verlust von Informationen aus den Speicherzellen führt. Er verursacht auch den sogenannten history effect (engl.), die Abhängigkeit der Schwellenspannung des Transistors von seinen vorherigen Zuständen. In analogen Bauelementen ist der Floating-Body-Effekt als kink effect (engl.) bekannt.

Eine Gegenmaßnahme zum Floating-Body-Effekt ist die Verwendung von vollständig verarmten Bauelementen (englisch fully depleted device, FD devices). Die Isolatorschicht in FD-Bauelementen ist wesentlich dünner als die Kanalverarmungsbreite. Die Ladung und damit auch das Body-Potenzial der Transistoren ist daher fest.[1] Allerdings wird der Kurzkanaleffekt in FD-Bauelementen verschlimmert, der Body kann sich immer noch aufladen, wenn sowohl Source als auch Drain hoch sind, und die Architektur ist für einige analoge Bauelemente, die einen Kontakt mit dem Body erfordern, ungeeignet.[2] Die hybride Grabenisolation ist ein weiterer Ansatz.[3]

Während der Floating-Body-Effekt bei SOI-DRAM-Chips ein Problem darstellt, wird er bei Z-RAM- und T-RAM-Technologien als grundlegendes Prinzip ausgenutzt. Aus diesem Grund wird der Effekt im Zusammenhang mit diesen Technologien manchmal auch als „Cinderella“-Effekt bezeichnet, da er einen Nachteil in einen Vorteil umwandelt.[4] AMD und SK Hynix haben Z-RAM lizenziert, aber bis 2008 noch nicht in Produktion genommen.[5] Eine weitere ähnliche Technologie (und ein Konkurrent von Z-RAM), die bei Toshiba[6][7] entwickelt und bei Intel verfeinert wurde, ist Floating Body Cell (FBC).[5][8]

Literatur[Bearbeiten | Quelltext bearbeiten]

  • Takashi Ohsawa; Takeshi Hamamoto: Floating Body Cell: A Novel Capacitor-Less DRAM Cell. Pan Stanford Publishing, 2011, ISBN 978-981-4303-07-1.

Einzelnachweise[Bearbeiten | Quelltext bearbeiten]

  1. ↑ G. G. Shahidi: SOI technology for the GHz era. In: IBM Journal of Research and Development. 46. Jahrgang, Nr. 2.3. IBM, 2002, ISSN 0018-8646, S. 121–131, doi:10.1147/rd.462.0121.
  2. ↑ Anthony Cataldo: Intel Does About-Face on SOI, Backs High-k Dielectric. In: EE Times. 26. November 2001, abgerufen am 30. März 2019.
  3. ↑ Paul Kallender: Mitsubishi SOI Process Uses Hybrid Trench Isolation. In: EE Times. 17. Dezember 2001, abgerufen am 30. März 2019.
  4. ↑ Z-RAM Shrinks Embedded Memory (Memento vom 3. März 2016 im Internet Archive), Microprocessor Report
  5. ↑ a b Mark LaPedus: Intel explores floating-body cells on SOI. In: EE Times. 17. Juni 2008, abgerufen am 23. Mai 2019.
  6. ↑ Samuel K. Moore: Winner: Masters of Memory Swiss firm crams 5 megabytes of RAM into the space of one. In: IEEE Spectrum. 1. Januar 2007, abgerufen am 23. März 2019.
  7. ↑ Yoshiko Hara: Toshiba cuts capacitor from DRAM cell design. In: EE Times. 7. Februar 2002, abgerufen am 23. März 2019.
  8. ↑ Nick Farrell: Intel talks up Floating Body Cells. In: The Inquirer. 11. Dezember 2006, archiviert vom Original am 6. März 2010; abgerufen am 23. März 2019.
Abgerufen von „https://de.wikipedia.org/w/index.php?title=Floating-Body-Effekt&oldid=225334468“